`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    18:03:35 08/13/2015 
// Design Name: 
// Module Name:    Contador 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module Contador(
	input senal,clk,reset,
	output reg [7:0] contadorOut,
	input [7:0] contadorIn
    );

initial begin
	contadorOut = 0;
end

always @(posedge clk or posedge reset)
begin
	if(reset) contadorOut <= 0;
	else if(senal) contadorOut <= contadorIn + 1;
	else contadorOut <= contadorIn;
end

endmodule
